В 1990 году компании Acorn Computers, Apple Computer (да, та самая) и разработчик и производитель микросхем на заказ VLSI Technonogy создали совместное предприятие под названием Advanced RISC Machines, которое мы и знаем сегодня под названием ARM Holdings.
Первые восьмибитные процессоры вроде Intel 8080 или Motorola 6800 были способны выполнять лишь несколько простых команд: в них даже не поддерживалась инструкция умножения двух целых чисел, и для этого требовались сложные программные вычисления. Последующие модели чипов разрабатывались исходя из того, что "железо" способно работать быстрее "софта", и оснащались всё более обширным набором инструкций. Этот подход лёг в основу архитектуры CISC (complex instruction set computer - "компьютер со сложным набором команд"), на базе которой были построены практически все чипы x86, за исключением процессоров последних поколений (Pentium 4, Core, Athlon, Phenom) - они также в значительной степени используют архитектуру CISC, но корректнее считать их гибридными.
Применение именно этой архитектуры при последовательном усложнении наборов инструкций требует постоянного повышения тактовых частот. Если первые чипы могли выполнять большую часть своих простых инструкций за один или несколько тактов, то для современных процессоров необходимы несоизмеримо более высокие частоты.
Радикально иной подход к конструированию процессоров появился в начале 1980-х годов, и он получил название RISC. Согласно этому подходу процессоры должны уметь исполнять лишь несколько простых инструкций, но благодаря этой простоте такие инструкции будут исполняться за минимально возможное время, большинство из них - за один такт. В результате, несмотря на то что значительная часть работы выполняется на уровне программного обеспечения, выигрыш в производительности с лихвой компенсирует эти затраты.
С тех пор было разработано несколько семейств процессоров на основе архитектуры RISC, и все они демонстрировали впечатляющую производительность - в своей специфической нише UNIX-серверов и рабочих станций для CAD/CAM.